PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11312952 A

(43) Date of publication of application: 09 . 11 . 99

(51) Int. CI

H03H 15/00 H03H 17/02 H04B 1/707

(22) Date of filing: 18 . 09 . 98

(30) Priority: 25 . 02 . 98 JP 10 60569

(21) Application number: 10264759

(71) Applicant:

YOZAN INC

(72) Inventor:

SHU NAGAAKI


(54) MATCHED FILTER AND SIGNAL RECEIVER

(57) Abstract:

PROBLEM TO BE SOLVED: To make a circuit scale small in a matched filter of an analog addition type which uses 1 bit of a diffusion code.

SOLUTION: An analog signal is A/D converted and successively stored in a register group of two systems of data registers R11 to R1n and R21 to R2n. An output of each of the data registers R11 to R1n and R21 to R2n is selectively inputted by selectors SEL1 to SELn to exclusive OR circuits XOR1 to XORn, the exclusive OR of the digital data each bit and the diffusion codes m1 to mn is calculated, and its output is analog added by an analog adder ADD.

COPYRIGHT: (C)1999,JPO







(19)日本国特許庁(JP)

(12) 公開特許公额(A)

(11)特許出願公開番号

特關平11-312952

(43)公開日 平成11年(1999)11月9日

(51) Int.Cl. ⁶		識別記号	FΙ		
H03H	15/00		H03H	15/00	
	17/02	601		17/02	601Z
H 0 4 B	1/707		H041	13/00	D

審査請求 未請求 請求項の数22 OL (全 16 頁)


(21)出顯番号	特顯平10-264759	(71)出願人	000127178
			株式会社匠山
(22)出願日	平成10年(1998) 9月18日		東京都世田谷区北沢3-5-18
		(72)発明者	周長明
(31) 優先衛主張番号	特顯平10-60569		東京都世田谷区北沢3-5-18 瓜山ビル
(32) 伍先日	平10(1998) 2月25日		株式会社厄山内
(33) 優先檔主張国	日本 (JP)	(74)代理人	弁理士 山本 誠

(54) 【発明の名称】 マッチドフィルタおよび信号受信装置

(57)【要約】

【課題】 1 ビットの拡散符号を用いるアナログ加算タイプのマッチドフイルタにおいて回路規模を小さくする。

【解決手段】 アナログ入力信号をA/D変換し、データレジスタR11~R1nおよびR21~R2nの2系統のレジスタ群に順次格納する。各データレジスタR11~R1nおよびR21~R2nの出力をセレクタSEL1~SELnにより選択的に排他的論理和回路XOR1~XORnに入力し、そのデジタルデータ各ビットと拡散符号m1~mnとの排他的論理和を算出し、その出力をアナログ加算器ADDでアナログ加算する。



【特許請求の範囲】

算出する排他的論理和回路と、

【請求項1】 アナログ入力信号をデジタル信号に変換するA/D変換器と、

1

前記A/D変換器から出力されるデータが順次格納されるデータ格納手段と、

1ビットの乗数データを出力する乗数供給手段と、 前記データ格納手段の各段に対応して設けられ、前記デ ータ格納手段の各段に格納されているデータと前記乗数 供給手段からの対応する乗数データとの排他的論理和を

前記排他的論理和回路の出力を加算するアナログ加算回 路とを有することを特徴とするマッチドフィルタ。

【請求項2】 前記データ格納手段は複数系統設けられており、

前記A/D変換器は複数倍のサンプリングレートとされ、

前記各系統のデータ格納手段からの出力は前記排他的論 理和回路に択一的に入力され、

前記アナログ加算回路は、前記各系統のデータ格納手段のデータに対応した排他的論理和回路出力を時分割で演 20 算するように構成されていることを特徴とする前記請求 項1記載のマッチドフィルタ。

【請求項3】 前記データ格納手段は、前記A/D変換器の出力に並列に接続され、サンプリングクロックに呼応して択一的に前記A/D変換器出力を取込むようになされた複数のデータレジスタであり、

前記乗数供給手段は、前記サンプリングクロックに応じて、前記排他的論理和回路に供給する乗数データを順次シフトするように構成されていることを特徴とする前記請求項1あるいは2記載のマッチドフィルタ。

【請求項4】 前記データ格納手段は、サンプリングクロックに応じて前記A/D変換器の出力が入力されるシフトレジスタにより構成されており、

前記乗数供給手段は当該乗数データを格納するレジスタ により構成されていることを特徴とする前記請求項1あ るいは2記載のマッチドフィルタ。

【請求項5】 前記A/D変換器は前記アナログ入力信号を符号付きデジタルデータに変換するものであり、前記排他的論理和回路は、前記データ格納手段の各段に格納されているデータの符号ビットと前記1ビットの乗数との排他的論理和を演算するものであることを特徴とする前記請求項1あるいは2記載のマッチドフィルタ。

【請求項6】 前記乗数供給手段は複数の乗数データを格納する手段を有し、該複数の格納する手段からの乗数データ系列を選択的に前記排他的論理和回路に供給するようになされていることを特徴とする前記請求項1あるいは2記載のマッチドフィルタ。

【請求項7】 前記乗数供給手段は、前記複数の格納する手段からの乗数データ系列を時分割で前記排他的論理 和回路に供給するようになされており、 前記アナログ加算回路は、前記排他的論理和回路からの 前記複数の乗数データ系列に対する乗算結果出力を時分 割で加算するように構成されていることを特徴とする前 記請求項6記載のマッチドフィルタ。

【請求項8】 前記乗数供給手段は、乗数データ系列および該乗数データ系列を1ビット以上循環シフトした乗数データ系列を選択的に前記排他的論理和回路に供給することができるようになされていることを特徴とする前記請求項3記載のマッチドフィルタ。

10 【請求項9】 前記排他的論理和回路は排他的論理和演 算の結果に応じて、外部から供給される高レベル電圧あ るいは低レベル電圧を選択的に出力するようになされて いることを特徴とする前記請求項1あるいは2記載のマ ッチドフィルタ。

【請求項10】 複数の前記排他的論理和回路の出力に 応じて、外部から供給される高レベル電圧あるいは低レ ベル電圧を前記アナログ加算回路に供給するようになさ れていることを特徴とする前記請求項1あるいは2記載 のマッチドフィルタ。

【請求項11】 前記アナログ加算回路は、前記各排他的論理和回路から出力される信号のうちの同一の桁同士を加算する各桁に対応して設けられた複数の加算器と、前記複数の加算器の出力を重み付け加算する重み付き加算器を有することを特徴とする前記請求項1あるいは2記載のマッチドフィルタ。

【請求項12】 前記アナログ加算回路は、前記各排他的論理和回路から出力される信号を重み付け加算する複数の重み付き加算器と、該複数の重み付き加算器の出力を加算する加算器とを有することを特徴とする前記請求項1あるいは2記載のマッチドフィルタ。

【請求項13】 前記加算器および重み付き加算器は、 入力信号を加算あるいは重み付き加算する容量結合と、 この容量結合の出力が入力される反転増幅器であって、 その入出力に帰還キャパシタンスが接続された反転増幅 器とを有することを特徴とする前記請求項11あるいは 12記載のマッチドフィルタ。

【請求項14】 前記加算器および重み付き加算器は、 入力信号を加算あるいは重み付き加算するレジスタンス 結合と、このレジスタンス結合の出力が入力される反転 増幅器であって、その入出力に帰還レジスタンスが接続 された反転増幅器とを有することを特徴とする前記請求 項11あるいは12記載のマッチドフィルタ。

【請求項15】 前記反転増幅器は奇数段直列接続されたCMOSインバータにより構成されていることを特徴とする前記請求項13あるいは14記載のマッチドフィルタ。

【請求項16】 前記反転増幅器はMOS差動増幅器により構成されていることを特徴とする前記請求項13あるいは14記載のマッチドフィルタ。

50 【請求項17】 前記反転増幅器は外部からの信号に応

30

20

30

40

4

じてスリープ状態となるようになされていることを特徴とする前記請求項 i 3 あるいは14 記載のマッチドフィルタ。

【請求項18】 受信信号を直交検波した信号と1ビットの拡散符号系列との相関演算を実行するマッチドフィルタを少なくとも備えたDS-CDMA方式用信号受信装置であって、

前記マッチドフィルタは、

前記直交検波した信号をデジタル信号に変換するA/D 変換器と、

前記A/D変換器から出力されるデータが順次格納されるデータ格納手段と、

前記1ビットの拡散符号系列を出力する乗数供給手段 と.

前記データ格納手段の各段に対応して設けられ、前記データ格納手段の各段に格納されているデータと前記乗数 供給手段からの対応する1ビットの拡散符号系列との排 他的論理和を算出する排他的論理和回路と、

前記排他的論理和回路の出力を加算するアナログ加算回路とを有するものであることを特徴とする信号受信装置。

【請求項19】 前記データ格納手段は複数系統設けられており、

前記A/D変換器は受信信号のチップレートの複数倍の サンプリングレートとされ、

前記各系統のデータ格納手段からの出力は前記排他的論 理和回路に択一的に入力され、

前記アナログ加算回路は、前記各系統のデータ格納手段 のデータに対応した排他的論理和回路出力を時分割で加 算するように構成されていることを特徴とする前記請求 項18記載の信号受信装置。

【請求項20】 前記アナログ加算回路は、マッチドフィルタ出力の相関ピークのタイミング以外のタイミングではスリープ状態とされることを特徴とする前記請求項19記載の信号受信装置。

【請求項21】 前記乗数供給手段は、マッチドフィルタの出力の相関ピークのタイミングに対応するように循環シフトされる拡散符号系列を出力するようになされていることを特徴とする前記請求項20記載の信号受信装置。

【請求項22】 前記A/D変換器の出力が入力される 複数のスライディング相関器を備え、前記マッチドフィ ルタを用いて初期同期を行い、前記複数のスライディン グ相関器を用いて受信を行うことを特徴とする前記請求 項18記載の信号受信装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はマッチドフィルタおよび信号受信装置に係り、特に、DS-CDMAセルラシステムに好適なマッチドフィルタおよび信号受信装置

に関する。

[0002]

【従来の技術】近年、移動無線システムや無線LANなどの無線通信システムの分野において、スペクトラム拡散通信方式、特に、DS-CDMA通信方式が注目を集めている。スペクトラム拡散通信方式においては、情報変調された送信データをさらにPN符号を用いて拡散変調された信号と前記PN符号との相関をとって逆拡散を行い、さらに情報復調してもとの送信データを復調するように構成されている。この逆拡散を行う手段としては、スライディング相関器あるいはマッチドフィルタが用いられている。スライディング相関器は回路規模は小さいが相関演算を実行するために多くの時間を必要とする。一方、マッチドフィルタは回路規模は大きくなるが、高速に相関処理を実行することができる。

【0003】一般に、マッチドフィルタとしては、CCD (Charge Coupled Device) やSAW (Surface Acoustic Wave) フィルタを用いたもの、あるいは、デジタルIC回路によるものなどが知られている。また、本出願人は、低消費電力化および高精度演算を可能とするアナログデジタルマッチドフィルタを提案している(特開平06-164320号公報)。このマッチドフィルタは、入力アナログ信号を複数個のサンプルホールド回路に順次サンプルホールドして記憶し、係数データを順次循環シフトするようにして、離散化されたサンプル信号とデジタルの係数データとをアナログデジタル乗算器により乗算し加算するようにしたものであり、低消費電力および高精度の相関演算を実行することができるようにしたものである。

[0004]

【発明が解決しようとする課題】しかしながら、前述したマッチドフィルタは、極めて多くのアナログ・サンプルホールド回路を必要とし、そのリフレッシュ等の付加回路を含めると回路規模が大となるという問題があった。

【0005】本発明はこのような従来の問題点を解消すべく創案されたもので、低消費電力という特徴を保持しつつ回路規模を大幅に縮小し得るマッチドフィルタを提供することを目的としている。また、上記マッチドフィルタを用いた、低消費電力かつ小型化された信号受信装置を提供することを目的としている。

[0006]

【課題を解決するための手段】上記目的を達成するために、本発明のマッチドフィルタは、アナログ入力信号をデジタル信号に変換するA/D変換器と、前記A/D変換器から出力されるデータが順次格納されるデータ格納手段と、1ビットの乗数データを出力する乗数供給手段と、前記データ格納手段の各段に対応して設けられ、前記データ格納手段の各段に格納されているデータと前記

30

6

乗数供給手段からの対応する乗数データとの排他的論理和を算出する排他的論理和回路と、前記排他的論理和回路の出力を加算するアナログ加算回路とを有するものである。また、前記データ格納手段は複数系統設けられており、前記A/D変換器は複数倍のサンプリングレートとされ、前記各系統のデータ格納手段からの出力は前記排他的論理和回路に択一的に入力され、前記アナログ加算回路は、前記各系統のデータ格納手段のデータに対応した排他的論理和回路出力を時分割で演算するように構成されているものである。

【0007】さらに、前記データ格納手段は、前記A/ D変換器の出力に並列に接続され、サンプリングクロッ クに呼応して択一的に前記A/D変換器出力を取込むよ うになされた複数のデータレジスタであり、前記乗数供 給手段は、前記サンプリングクロックに応じて、前記排 他的論理和回路に供給する乗数データを順次シフトする ように構成されているものである。さらにまた、前記デ ータ格納手段は、サンプリングクロックに応じて前記A /D変換器の出力が入力されるシフトレジスタにより構 成されており、前記乗数供給手段は当該乗数データを格 納するレジスタにより構成されているものである。さら にまた、前記A/D変換器は前記アナログ入力信号を符 号付きデジタルデータに変換するものであり、前記排他 的論理和回路は、前記データ格納手段の各段に格納され ているデータの符号ビットと前記1ビットの乗数との排 他的論理和を演算するものとされている。

【0008】さらにまた、前記乗数供給手段は複数の乗数データを格納する手段を有し、該複数の格納する手段からの乗数データ系列を選択的に前記排他的論理和回路に供給するようになされているものである。さらにまた、前記乗数供給手段は、前記複数の格納する手段からの乗数データ系列を時分割で前記排他的論理和回路に供給するようになされており、前記アナログ加算回路は、前記排他的論理和回路からの前記複数の乗数データ系列に対する乗算結果出力を時分割で加算するように構成されているものである。さらにまた、前記乗数供給手段は、乗数データ系列および該乗数データ系列を追けいた乗数データ系列を選択的に前記排他的論理和回路に供給することができるようになされているものである。

【0009】さらにまた、前記排他的論理和回路は排他的論理和演算の結果に応じて、外部から供給される高レベル電圧あるいは低レベル電圧を選択的に出力するようになされているものである。さらにまた、複数の前記排他的論理和回路の出力に応じて、外部から供給される高レベル電圧あるいは低レベル電圧を前記アナログ加算回路に供給するようになされているものである。さらにまた、前記アナログ加算回路は、前記各排他的論理和回路から出力される信号のうちの同一の桁同士を加算する各桁に対応して設けられた複数の加算器と、前記複数の加

算器の出力を重み付け加算する重み付き加算器を有する ものである。さらにまた、前記アナログ加算回路は、前 記各排他的論理和回路から出力される信号を重み付け加 算する複数の重み付き加算器と、該複数の重み付き加算 器の出力を加算する加算器とを有するものである。

【0010】さらにまた、前記加算器および重み付き加算器は、入力信号を加算あるいは重み付き加算する容量結合と、この容量結合の出力が入力される反転増幅器であって、その入出力に帰還キャパシタンスが接続された反転増幅器とを有するものである。さらにまた、前記加算器は、入力信号を加算あるいは重み付き加算するレジスタンス結合と、このレジスタンス結合の出力が入力される反転増幅器であって、その入出力に帰還レジスタンスが接続された反転増幅器とを有するものである。さらにまた、前記反転増幅器は奇数段直列接続されたCMOSインバータにより構成されているものである。さらにまた、前記反転増幅器はMOS差動増幅器により構成されているものである。さらにまた、前記反転増幅器は外部からの信号に応じてスリープ状態となるようになされているものである。

【0011】さらにまた、本発明の信号受信装置は、受 信信号を直交検波した信号と1ビットの拡散符号系列と の相関演算を実行するマッチドフィルタを少なくとも備 えたDS-CDMA方式用信号受信装置であって、前記 マッチドフィルタは、前記直交検波した信号をデジタル 信号に変換するA/D変換器と、前記A/D変換器から 出力されるデータが順次格納されるデータ格納手段と、 前記1ビットの拡散符号系列を出力する乗数供給手段 と、前記データ格納手段の各段に対応して設けられ、前 記データ格納手段の各段に格納されているデータと前記 乗数供給手段からの対応する1ビットの拡散符号系列と の排他的論理和を算出する排他的論理和回路と、前記排 他的論理和回路の出力を加算するアナログ加算回路とを 有するものである。さらにまた、前記データ格納手段は 複数系統設けられており、前記A/D変換器は受信信号 のチップレートの複数倍のサンプリングレートとされ、 前記各系統のデータ格納手段からの出力は前記排他的論 理和回路に択一的に入力され、前記アナログ加算回路 は、前記各系統のデータ格納手段のデータに対応した排 他的論理和回路出力を時分割で加算するように構成され ているものである。

【0012】さらにまた、前記アナログ加算回路は、マッチドフィルタ出力の相関ピークのタイミング以外のタイミングではスリープ状態とされるものである。さらにまた、前記乗数供給手段は、マッチドフィルタの出力の相関ピークのタイミングに対応するように循環シフトされる拡散符号系列を出力するようになされているものである。さらにまた、前記A/D変換器の出力が入力される複数のスライディング相関器を備え、前記マッチドフィルタを用いて初期同期を行い、前記複数のスライディ

7

ング相関器を用いて受信を行うようになされているものである。

[0013]

【発明の実施の形態】図1は、本発明のマッチドフィルタが用いられたDS-CDMAセルラシステムの信号受信装置の要部の構成を示すブロック図である。この図において、1は中間周波信号IFを直交検波して同相成分(I成分)と直交成分(Q成分)に分離する直交検波回路である。31および32は本発明に係るマッチドフィルタであり、前記直交検波回路1からローパスフィルタ21および22を介して入力されるI成分およびQ成分の信号を逆拡散する。マッチドフィルタ31および32からの逆拡散出力は、サンプルホールド回路81、82およびレベル検出回路4に入力される。

【0014】レベル検出回路4は前記マッチドフィルタ 31および32からの出力信号の電力を算出しA/D変 換して出力する。このレベル検出回路4の出力は、ノイ ズ等の影響を除去するため巡回積分回路5において複数 シンボルにわたり巡回積分された後、ピーク検出回路6 に入力され、該ピーク検出回路6によって所定のしきい 値以上の相関ピークが抽出される。該ピーク検出回路6 の出力はサンプリングホールド回路制御部7に入力さ れ、この制御部7によって前記抽出された相関ピークに 位置(位相)に合わせたサンプルホールド回路81、8 2のサンプリングタイミングが設定される。すなわち、 これにより、所定値以上のピークに対応する逆拡散出力 のI、Q両成分がそれぞれ対応するサンプルホールド回 路81、82に入力されることとなる。サンプルホール ド回路81および82は、前記選択された相関ピークに 対応する前記マッチドフィルタ31および32からの逆 拡散出力をサンプルホールドし、該サンプルホールド回 路81および82の出力は同期検波回路9で同期検波さ れ、レーク合成回路10でタイミングを合わせてレーク 合成された後、出力インターフェス(I/F)回路から 復調データ(Data)として出力される。

【0015】図2は前記マッチドフィルタ31および32の一実施の形態の構成を示すブロック図である。この図において、マッチドフィルタMFはアナログ入力信号Ain(図1における同相成分または直交成分)が入力されるA/D変換器(A/Dで示す。)を有し、A/D 40変換器の出力はデータレジスタ列R11~R1nおよびR21~R2nに並列に入力されている。データレジスタ列R11~R1nはクロックCLK1により制御され、循環的にR11~R1nのうちのいずれか1個のデータレジスタが前記A/D変換器の出力を取込むようになされている。また、前記データレジスタ列R21~R2nは前記クロックCLK1と半周期位相がシフトしている第2のクロックCLK2により制御されており、循環的にR21~R2nのうちのいずれか1個のデータレジスタが前記A/D変換器の出力を取込むようになされ 50

ている。

【0016】前記データレジスタ列に対応して、セレクタ列SEL1~SELn、排他的論理和回路列XOR1~XORnが設けられ、前記データレジスタR11とR21の出力は対応するセレクタSEL1に、レジスタR12とR22の出力は対応するセレクタSEL2に、以下同様にして、レジスタR1nとR2nの出力はセレクタSELnに入力されている。各セレクタSEL1~SELnは、クロックCLK3により制御され、前記データレジスタR11~R1nまたはR21~R2nのデータが択一的に出力される。このクロックCLK3は、前記クロックCLK1(あるいはCLK2)と同期した信号であり、例えば、CLK3がハイのとき前記データレジスタ列R11~R1nのデータを選択し、ローのときR21~R2nのデータを選択して出力するようになされている。

【0017】各セレクタSEL1~SELnの出力はそ れぞれ対応して設けられた排他的論理和回路XOR1~ XORnに入力される。排他的論理和回路XOR1~X ORnは、それぞれ各データレジスタの複数ビット(L SBからMSBまで)に対応する回路ブロックである。 前記排他的論理和回路XOR1~XORnの各他方の入 力には1ビットの拡散符号m1~mnが入力されてお り、各排他的論理和回路XOR1~XORnにおいて、 各々対応する前記セレクタSEL1~SELnからのデ ジタル化されたアナログ入力信号の各段のデータ(複数 ビットを有する)と拡散符号系列の対応するビットm1 ~mnとの排他的論理和演算が行われる。拡散符号が 「1」のとき、排他的論理和によりアナログ入力信号の 各ビットは反転され、「0」のとき非反転となる。これ は拡散符号との乗算と等価である。なお、この拡散符号 m1~mnは、前記クロックCLK1 (あるいはCLK 2) と同期して循環シフトしつつ前記排他的論理和回路 XOR1~XORnに印加されるようになされている。 前記排他的論理和回路XOR1~XORnの出力a1~ anはアナログ回路よりなる加算回路ADDに入力さ れ、該加算回路ADDは前記排他的論理和回路XOR1 ~XORnの各出力a1~anの加算結果Aoutを出 力する。ここで、前記排他的論理和回路XOR1~XO Rnの出力はデジタルデータであり、このデジタルの入 カデータをアナログ信号に変換して前記アナログ加算回 路ADDで加算して、アナログの加算結果Aoutを出 力するようにしている。

【0018】このように乗算に相当する演算までをデジタル演算とすることにより、全体をアナログ回路で構成した場合に比較して回路規模は小さくなり、消費電力も節減することができる。また、乗算結果の加算はアナログ回路により構成された加算回路ADDにより実行しているため、高速かつ高精度の演算を実行することができる。また、相互に半周期位相がシフトしているクロック

8

(6)

10

20

30

CLK1、CLK2を用いることによって、いわゆるダブルサンプリングが可能である。ダブルサンプリングを行わない場合には、前記データレジスタ列R11~R1nあるいはR21~R2nのいずれか一方だけを設け、前記セレクタSEL1~SELnを省略することができる。さらにまた、上述のように2系統ではなく、さらに多数の系統のデータレジスタ列を設けても良い。

【0019】図3は、前記拡散符号m1~mnをマッチ ドフィルタMFの排他的論理和回路XOR1~XORn に前述したように循環シフトしつつ供給するための回路 構成(乗数供給手段)の一構成例を示す図である。同図 において、マッチドフィルタに対する拡散符号の供給は 2系統の演算レジスタCAL-REG1、CAL-RE G2によって行われ、これらレジスタには入力レジスタ INP-REG1、INP-REG2がそれぞれ接続さ れている。各入力レジスタには別個の拡散符号Pa、P bがそれぞれ入力され、これら拡散符号はそれぞれ対応 する入力レジスタINP-REG1およびINP-RE G2から演算レジスタCAL-REG1およびCAL-REG2にそれぞれ転送される。図示するように演算レ ジスタCAL-REG1、CAL-REG2はその最終 段出力が初段に帰還されており、クロックCKによりそ の内容が循環シフトするようになされている。このクロ ックCKのタイミングは、前記データレジスタが前記A /D変換器の出力を取込むタイミングと同一タイミング とされ、通常、前記クロックCLK1と同じ信号が使用 される。

【0020】演算レジスタCAL-REG1およびCA L-REG2内の各データはそれぞれ対応する位相・マ ルチプレクサPMUX1およびPMUX2にそれぞれ入 力されている。各位相・マルチプレクサPMUX1およ びPMUX2はそれぞれ対応する演算レジスタCAL-REG1、CAL-REG2のデータ配列をそのまま、 あるいはその直前(1チップ時間前)の循環シフト状態 のデータ配列を後段に出力する。各位相・マルチプレク サPMUX1、PMUX2の出力はレジスタ・マルチプ レクサRMUXに入力され、CAL-REG1またはC AL-REG2の出力を択一的にMUXCNTとして出 力する。この出力MUXCNTは、前記乗数データm1 ~mnとして、前記排他的論理和回路XOR1~XOR nに入力されることとなる。そして、前記レジスタ・マ ルチプレクサRMUXを切り替えることにより、前記排 他的論理和回路XOR1~XORnおよび前記アナログ 加算回路ADDにおいて、演算レジスタCAL-REG 1およびCAL-REG2に格納されている拡散符号系 列に対する相関処理を時分割で実行することができる。

【0021】このように構成することにより、小規模回路によって、1シンポル以上の長遅延パスの受信、マルチコードの受信、ソフトハンドオーバー時の受信処理が可能とされている。すなわち、前記入力レジスタINP

ーREG1およびINP-REG2に同一の拡散符号系列を入力し、前記演算レジスタCAL-REG1あるいはCAL-REG2において所定量だけずらせた拡散符号系列を循環シフトさせて前記位相・マルチプレクサPMUX1およびPMUX2、レジスタ・マルチプレクサRMUXを介して前記排他的論理和回路XOR1~nに入力することにより、1シンボル以上の長遅延パスの信号受信が可能となる。また、前記INP-REG1およびINP-REG2に異なる拡散符号系列を格納することにより、マルチコードの受信およびソフトハンドオーバー時の受信処理が可能となる。

【0022】さて、このように異なる拡散符号を用いて

相関演算を行う場合には、CAL-REG1の拡散符号による相関ピークとCAL-REG2の拡散符号による相関ピークは同一タイミングで重複する可能性がある。図5を参照して、この様子を説明する。図5において、(1)は第1の拡散符号(コード1)に対するマルチパス受信信号の例、(2)は第2の拡散符号(コード2)に対するマルチパス受信信号の例を示す。また、この図において、Tsは1シンボル周期を示している。この図に示すように、コード1のパス1(P1)、パス2(P2)およびコード2のパス3(P3)はそれぞれ異なるタイミングとなっているが、コード1のパス4(P4)とコード2のパス5(P5)は同一タイミングとなっている。

【0023】そこで、本発明の前記位相・マルチプレク サPMUX1およびPMUX2は、前述のように、それ ぞれ対応する演算レジスタCAL-REG1、CAL-REG2のデータ配列をそのまま、あるいはその直前 (1チップ時間前)の循環シフト状態のデータ配列を後 段に出力するように構成されている。図4は、前記位相 ・マルチプレクサPMUX1およびPMUX2の構成例 を示すブロック図である。この図に示すように、位相・ マルチプレクサPMUX1は演算レジスタCAL-RE G1の初段(データD1で示す。)と第2段(データD 2で示す。) に対応した2入力1出力のデータ・マルチ プレクサDMUX1、第2段と第3段に対応したデータ ・マルチプレクサDMUX2、…、第(n-1)段から 最終段に対応したデータ・マルチプレクサDMUXn-1、最終段と初段に対応したデータ・マルチプレクサD MUXnのn個のデータ・マルチプレクサを有する。そ して、これらデータ・マルチプレクサDMUX1~DM UXnを切り替えることにより、前記演算レジスタCA L-REG1に格納されている拡散符号系列およびそれ を1チップ循環シフトした系列を切替えて前記位相・マ ルチプレクサ PMUX 1 に供給することができるように なされている。

【0024】すなわち、前記データ・マルチプレクサD MUX1~DMUXnは、前記図5に示すP1~P3の タイミングのようにピーク重複のない通常の相関演算で

は、演算レジスタCAL-REG1の初段から最終段に格納されている $D1\sim Dn$ をそれぞれ出力し、図5のP4、P5のようにピーク重複が生じるときには、その重複のあるタイミングでCAL-REG1の拡散符号による相関演算を行った後に、1 チップ時間遅れたタイミングでCAL-REG2の拡散符号による相関演算を行う。

【0025】図5の(3)は、前記レジスタ・マルチプ レクサRMUXに供給される制御信号の一例を示す図で ある。ここで、この制御信号がハイレベルのときに前記 レジスタ・マルチプレクサRMUXは前記位相・マルチ プレクサPMUX1を選択し、ローレベルのときに前記 位相・マルチプレクサPMUX2を選択するものとし、 前記第1の演算レジスタCAL-REG1には前記第1 のコード (コード1) が格納されており、前記第2の演 算レジスタCAL-REG2には前記第2のコード (コ ード2)が格納されているものとする。図5の(3)に 示すように、前記コード1のマルチパスP1およびP2 のタイミングに合わせて、制御信号をハイレベルとし、 前記レジスタ・マルチプレクサRMUXは前記演算レジ スタCAL-REG1に格納されているコード1を出力 する。このとき、前記位相・マルチプレクサ PMUX1 内の前記データ・マルチプレクサDMUX1~DMUX nは、前記演算レジスタCAL-REG1の初段から最 終段に格納されているD1~Dnをそのまま出力するよ うに設定されている。これにより、前記コード1による 受信が行われる。

【0026】次に、前記コード2のマルチパスP3およ びP5のタイミングに合うように前記制御信号をローレ ベルにして、前記レジスタ・マルチプレクサRMUXを 位相マルチプレクサPMUX2を接続するように切り替 える。これにより、前述の場合と同様にして、前記演算 レジスタCAL-REG2に格納されているコード2に よる受信が行われる。ここで、図示するように、マルチ パスP5のタイミングは、コード1によるマルチパスP 4のタイミングと重複しているため、どちらかを遅らせ て受信しなければならない。そこで、この例では、前記 コード2によるマルチパスP5の受信の1チップ後に、 前記制御信号をハイレベルとし、コード1による受信を 行う。このとき、コード1、コード2の両演算における データの状態は同一でなければならないので、前記位相 ・マルチプレクサPMUX1内の前記データ・マルチプ レクサDMUX1~DMUXnを切替えて、1チップだ け循環シフトしたデータD2~DnおよびD1をそれぞ れ出力する。これは1チップ時間前のD1~Dnに対応 するデータである。なお、位相・マルチプレクサPMU X2は前記位相・マルチプレクサPMUX1と同様に構* *成されているので説明を省略する。また複数チップ時間前のデータ列を再現し得るように多入力1出力のマルチプレクサを用いれば、複数演算レジスタのピーク重複や連続的ピーク重複に対応し得る。

【0027】次に、前記アナログ加算回路ADDについ て説明する。図6(a)は、前記アナログ加算回路AD Dの一般構成を示すブロック図である。前記排他的論理 和回路XOR1~XORnの各出力a1~anは、対応 して設けられたD/A変換器(M)1DACに入力さ れ、それぞれ対応する電圧を有するアナログ信号に変換 される。ここで、前記出力a1~anはそれぞれMビッ トのデータであるとする。図6の(b)はD/A変換器 (M) 1DACの構成を示し、排他的論理和回路XOR の各出力ビットにそれぞれ対応して設けられたM個の1 ビットのD/A変換器1DACにより構成されている。 各D/A変換器 (M) 1DACから出力される前記排他 的論理和回路XOR1~XORnの各桁の出力が変換さ れたアナログ信号は、それぞれ対応する桁の加算を行う アナログ加算器1~アナログ加算器Mに入力される。各 アナログ加算器1~アナログ加算器Mにからの各桁毎の 加算結果は、重み付け加算器に入力され、それぞれの桁 に対応する重みを付加されて加算される。

【0028】図7は、前記アナログ加算回路ADDの一 構成例を示す図である。この例は、前記排他的論理和回 路XOR1~XORnの出力を、前記D/A変換器を介 することなくそのまま前記加算器 1 ~加算器Mに入力し た例である。図7において、加算回路ADDは各排他的 論理和回路出力の対応ビット、すなわち最上位ビット、 第2位ビット、. ・・、最下位ビットがそれぞれ入力され たアナログ加算器 7,~ 7,を有し、これらアナログ加算 器71~7』の出力はさらに重み付き加算器9によって重 み付加算されている。この重み付加算は、各ビットの合 計値にそのビットの重みを乗じつつ統合加算するもの で、XOR1~XORnの出力和のアナログ値となる。 【0029】加算器7.はXOR1~XORnの出力 X'11、X'21、・・・、X'N1に対応したキャ パシタンスC11~CN1の出力を統合してなる容量結 合を有し、この容量結合の出力に反転増幅回路81が接 続されている。 反転増幅回路81の出力は帰還キャパシ タンスCf1によってその入力に接続され、加算回路の 出力の線形特性が補償されている。ここでC11~CN 1への入力をX'11、X'21、・・・、X'N1と すると、加算器71の出力Vo71は式(1)のとおり となる。なおC11=C21=....=CN1=Cf 1/Nであり、反転増幅回路のオフセット電圧をVbと する。

【数1】

$$Vo71 - Vb = -\frac{\sum_{i=1}^{N} (X'i1 - Vb) \cdot Ci1}{Cf1} = -\frac{\sum_{i=1}^{N} X'i1}{N} + Vb$$
 (1)

(8)

ここに加算器 $7_2 \sim 7_n$ は同様の構成であるので説明を省略する。

【0030】重み付き加算器9は加算器7₁~7₄に対応 したキャパシタンスC1~CMの出力を統合してなる容 量結合と、この容量結合の出力に接続された反転増幅回 路10を有し、反転増幅回路の出力は帰還キャパシタン スCfによってその入力に接続されている。C1~CM* * は前記A/D変換回路最上位ビット〜最下位ビットの重み、すなわち2⁻¹, 2⁻², …, 2², 2¹, 2⁰に比例した容量を有し、CfとC1〜CMの関係は式(2)のとおりである。またC1〜CMに対する入力電圧をV1〜VMとすると、出力電圧Vo9は式(3)で表現される。

【数2】

$$Cf = \sum_{i=1}^{M} Ci \tag{2}$$

$$Vo9 - Vb = -\frac{\sum_{i=1}^{M} (Vi - Vb) \cdot Ci}{Cf} = -\sum_{i=1}^{M} 2^{i-1} \cdot Vi + Vb$$
 (3)

【0031】図8は前記反転増幅回路81をCf1、C 11~CN1とともに示したものであり、反転増幅回路 は3段のCMOSインバータINV1、INV2、IN V3を直列してなる。図7では省略されているが、Cf 1と反転増幅回路出力の間にはマルチプレクサMUX6 が接続され、MUX6はCf1出力側を反転増幅回路出 力または基準電圧Vrefに接続する。反転増幅回路の 入力はスイッチSW62によってグランドに接続可能で あり、またCf1の入出力はスイッチSW61によって 短絡可能である。MUX6をVrefに接続し、かつS W61を閉成することにより、Cf1の電荷は解消され ていわゆるリフレッシュが行なわれる。一方SW62に よって反転増幅回路INV1のゲート入力をグランドに 接続し、かつSW61を開放すると、各CMOSインバ ータはスリープ状態となり、電力消費が防止される。さ らにC11~CN1の入力にはマルチプレクサMUX1 1~MUXN1が接続され、これマルチプレクサによっ てC11~CN1はそれぞれX'11~X'N1または Vrefに択一的に接続される。リフレッシュ状態にお いては、C11~CN1はVrefに接続される。

【0032】反転増幅回路81は、初段インバータと第2段インバータの間にMOS抵抗MR1が接続され、全体のゲインが抑制されている。また最終段インバータの入出力間にはMOS抵抗MR2およびキャパシタンスCP6を直列した位相補償回路が接続され、前記ゲイン抑制効果とあいまって反転増幅回路の発振が防止されている。

【0033】前述のように、前記スイッチSW62により反転増幅器81をスリープ状態とすることができるため、相関ピーク以外のタイミングで、このスイッチSW62を開放することにより消費電力を低減することがで

きる。また、このように相関ピーク以外のタイミングで 反転増幅器81をスリープ状態として加算器ADDの電 力消費をなくしても、前記乗数供給回路における演算レジスタCAL-REG1、CAL-REG2の循環動作 を行われている。そこで、前記演算レジスタCAL-R EG1およびCAL-REG2を相関ピークのタイミン グに対応するように循環させ、相関ピーク以外のタイミン グに対応するように循環させ、相関ピーク以外のタイミン がでは循環動作を停止させるようにする。これによ り、消費電力をより低減することが可能となる。ただ し、この場合には、前記演算レジスタCAL-REG1 およびCAL-REG2として、1クロックで任意の段 にシフト可能なジグザグ型シフトレジスタを使用するこ ととなる。

【0034】さて、前記図7に示した実施の形態では、 前記排他的論理和回路XOR1~XORnの出力をその まま前記アナログ加算器の入力に印加していたが、ノイ ズの影響等を排除するために、外部の電圧供給源から、 高レベル電圧VHおよび低レベル電圧VLを供給するこ とが望ましい。外部から高レベル電圧および低レベル電 圧を供給するようにした実施の形態について、図9を参 照して説明する。図9に示すように、この実施の形態で は、前記排他的論理和回路XORの出力X'1~X'Mに それぞれ対応してセレクタSEL11~SEL1Mが設 けられており、各セレクタSEL11~SEL1Mの出 力は対応する前記アナログ加算器の入力側のキャパシタ ンスに接続される。各セレクタSEL11~SEL1M には、入力信号として外部から供給される高レベル電圧 VH、低レベル電圧VLおよび基準電圧Vre fが供給 されており、制御信号として前記排他的論理和回路XO Rのビット出力およびリフレッシュ制御信号CRが供給 されている。そして、前記排他的論理和回路XORの出

カビットがハイレベルのとき前記高レベル電圧VHを出力し、XORの出力ビットがローレベルのとき前記低レベル電圧VLを出力し、前記リフレッシュ制御信号CRがハイレベルのとき、前記基準電圧Vrefを出力するように制御される。このように構成することにより、前記外部から供給されるノイズのない電圧をアナログ加算器入力することが可能となり、より高精度の演算が可能となる。

【0035】図10の(a)は、回路規模を小さくする ことのできる他の実施の形態の構成を示す図である。こ の実施の形態では、2つの排他的論理和回路の出力に基 づく電圧をセレクタから出力するようにしており、前記 アナログ加算器への入力を半分に減らすことができる。 したがって、回路規模をより小さくすることが可能であ る。図10の(a)に示すように、この実施の形態にお けるセレクタSEL21~SEL2Mには、制御信号と して、第1の排他的論理和回路XOR1と第2の排他的 論理和回路XOR2の対応する桁の出力データX1、X 2および前記リフレッシュ制御信号CRが入力されてい る。この実施の形態のセレクタSEL21~SEL2М は図10の(b)に示す真理値表にしたがって出力電圧 VH、VrefあるいはVLを選択して出力する。ま た、リフレッシュ制御信号CRがハイレベルのときには 基準電圧Vrefが出力される。このように、この実施 の形態によれば、2つの排他的論理和回路XOR1およ びXOR2について1つの電圧出力が得られ、アナログ 加算器に入力することとなるため、アナログ加算器に入 力数を半減することが可能となる。

【0036】図11は本発明のマッチドフィルタの第2の実施の形態を示す図である。この図に示すようにこの実施の形態では、前記図2に示した実施の形態のようにデータレジスタに循環的にデータを取り込む構成に替えて、データをシフトレジスタSFREG71、SFRE*

* G 7 2 に入力して、順次後段にシフトする。この場合には、拡散符号を固定した状態で演算が可能である。各シフトレジスタの各段の出力は前記と同様のセレクタS E L 1 ~ S E L n に入力され、その後段の排他的論理和回路、加算回路も同様である。

【0037】図12は前記A/D変換回路の出力を符号付きデジタルデータとした実施の形態である。この図に示すように、前記A/D変換回路からは、絶対値を示すデジタルデータ a および符号ビット s が出力されている。これら a、s は、前述の場合と同様に、データレジスタ列R11~R1nおよびR21~R2nに入力され、セレクタSEL1~SELnによってレジスタ列R11~R1nまたはR21~R2nが選択される。SEL1~SELnの出力のうち符号ビットs1~Snは排他的論理和回路XOR1~XORnに入力され、絶対値a1~anは直接加算回路ADD2に入力される。

【0038】図13は、前記図12に示す加算回路AD D2の構成を示す図である。この図に示すように、前記 加算回路ADD2はA/D変換器出力のビット数(符号 ビットを除く) に対応したM個の小加算回路ADD2S 1~ADD2SMを有し、これら小加算回路の出力は統 合加算回路に入力されている。統合加算回路は、複数の キャパシタンスC911~C91Mよりなる容量結合の 出力を、反転増幅回路INV91に入力し、この反転増 幅回路INV91の入出力を帰還キャパシタンスCf9 によって接続している。この統合加算回路は各小加算回 路の出力をそのビットの重みに応じた重みをもって加算 する。ここにキャパシタンスC911~C91Mは2 ■1, 2 ■2, …, 22, 21, 2°に比例した容量を有 し、Cf9とC911~C91Mの関係は式(4)のと おりである。このときADD2の出力Aoutは式 (5) で表現される。

【数3】

$$Cf9 = \sum_{i=1}^{M} C91i (4)$$

$$Aout - Vb = -\frac{\sum_{i=1}^{M} C91i \cdot (Ai - Vb)}{Cf9} = -\sum_{i=1}^{M} 2^{i-1} \cdot Ai + Vb$$
 (5)

【0039】図14は、前記図13における小加算回路 ADD2Sの構成を示す図である。この図に示すように、前記小加算回路 ADD2S1は符号ビットと乗数との排他的論理和s1~snが制御信号として入力されたセレクタSEL91~SEL9nを有し、これらセレクタSEL91~SEL9nには基準電圧Vrefおよび前記データa1~anが入力されている。セレクタSEL91~SEL9nはその出力を、キャパシタンスC1011~C101nよりなる容量結合、またはC102

1~C102nよりなる容量結合にそれぞれ導く。容量結合(C1011~C101n)の出力は反転増幅回路INV101に接続され、INV101の出力は帰還キャパシタンスCf101によってその入力に接続されている。容量結合(C1021~C102n)の出力および反転増幅回路INV101の出力は、キャパシタンスCC1よりなる容量結合によって反転増幅回路INV102に接続され、INV102の出力は帰還キャパシタンスCf102を介してその入力に接続されている。な

おADD2S2~ADD2SMはADD2S1と同様に 構成されているので説明を省略する。

【0040】このような構成において、符号ビットと乗数とのXOR演算結果が「0」(正)のときセレクタは入力を容量結合(C1011~C101n)に導き、

「1」(負)のときC1021~C102nに導く。小加算回路は各ビットの出力を単純加算し、前記統合加算*

*回路とともに、式(6)のA1で表現される加減算を実行する。なおC1011=C1012=...=C101n=C1021=C1022=...=C102n=CC1/n=Cf101/n=Cf102/nとし、さらに式(7)、(8)の関係が成立するものとする。
【数4】

$$A1 - Vb = \frac{CC1}{Cf101 \cdot Cf102} \sum_{i=1}^{n} \{ (\overline{si} \cdot ai + si \cdot Vref) - Vb \} \cdot C101i$$

$$- \frac{1}{Cf102} \sum_{i=1}^{n} \{ (si \cdot ai + \overline{si} \cdot Vref) - Vb \} \cdot C102i$$

$$= \frac{1}{n} \sum_{i=1}^{n} \{ (\overline{si} - si)(ai - Vref) \}$$
(6)

$$Cf101 = \sum_{i=1}^{n} C101i \tag{7}$$

$$CC1 = Cf102 = \sum_{i=1}^{n} C102i$$
 (8)

【0041】なお、前記図6、図7および図13のように複数データのビット毎の単純和(重み無)を先に求め、これにビット重みを乗じて加算する構成に替えて、例えば、図7のXOR1出力X'11~X'1Mに対してビット重みに対応した重み付加算を行い、同様の演算をXOR2~XORnについて行って、その結果を単純加算することも可能である。但し、重み付加算回路が増加し、キャパシタンス形成のための単位キャパシタンス個数が増加する等、回路規模は大となる。

【0042】図15は、前記アナログ加算回路の他の実※

※施の形態のための構成を示し、前記図7の加算器7.に対応した加算器71Rを図示する。加算器71RはC11~CN1に対応したレジスタンスR11~RN1よりなるレジスタンス結合を反転増幅回路81Rに接続してなり、反転増幅回路の出力は帰還レジスタンスRf1によってその入力に接続されている。各レジスタンスR11~RN1に対する入力をX'11~X'N1とし、N・Rf1=R11=R21=...=RN1とすると、出力Vo101は式(9)で表現される。

 $Vo101 - Vb = -\frac{\sum_{i=1}^{N} \frac{(X'i1 - Vb)}{Ri1}}{\frac{1}{Ri1}} = -\frac{1}{N} \sum_{i=1}^{N} X'i1 + Vb$ (9)

従って、加算(単純加算)が実行されていることが分 る。

【0043】図16は加算回路のさらに他の実施の形態のための構成を示し、図7の重み付き加算器9に対応した重み付き加算器9Rを図示する。重み付き加算器9RはC1~CMに対応したレジスタンスR1~RMよりなるレジスタンス結合を反転増幅回路10Rに接続してな★

★り、反転増幅回路の出力は帰還レジスタンスRfによってその入力に接続されている。各レジスタンス $R1\sim R$ Mに対する入力を $Vo101\sim Vo10M$ とすると、M Rf、R $1\sim RM$ の関係は式(10)のように設定され、出力Aoutは式(11)で表現される。

【数6】

【数5】

$$Rf = RM = 2^{-1}RM - 1 = 2^{-2}RM - 2 = \dots = 2^{-(M-1)}R1$$
 (10)

$$Aout - Vb = -\frac{\sum_{i=1}^{M} \frac{(Vo10i - Vb)}{Ri}}{\frac{1}{Rf}} = -\sum_{i=1}^{M} 2^{i-1} \cdot Vo10i + Vb$$
 (11)

従って、重み付加算が実行されていることが分る。

【0044】図17は、前記図8のCMOSインバータ 10型反転増幅回路に替えてMOS差動増幅器DAMPを使用した実施例を示す図である。この実施例では容量結合の出力がDAMPの反転入力に接続され、非反転入力が接地されている。DAMPの出力は帰還キャパシタンスCF13を介してその入力に接続されている。

【0045】図18は図17のDAMPの構成例を示す図である。この図に示すように、MOS差動増幅器DAMPは電源Vddと定電流源ISとの間で直列に接続されたMOSトランジスタ対T131、T133およびこれと対称なトランジスタ対T131、T133なT134を有す。T131、T132はそのゲートが相互に接続され、さらにT133のドレインに接続されている。入力信号Vi13はT133のゲートに入力され、T134のゲートは接地されている。そしてT134のドレインが出力端子に接続されている。そして定電流源ISには制御信号SWVが入力され、適宜ISを遮断して、DAMPをスリープ状態とし得る。これによって適時DAMPの電力消費を停止し得る。

【0046】図19は、以上のマッチドフィルタを適用 したDS-CDMA用信号受信装置の他の実施の形態を 示す図である。この図において、アナログ入力信号Ai nはA/D変換回路を経た後マッチドフィルタMFに入 力され、同時にスライディング相関器SC1、SC2、 SC3に入力されている。ここで、前記マッチドフィル タMFは入力信号Ainに対する初期同期に使用され、 初期同期完了後はスライディング相関器による復調を行 う。これによってマッチドフィルタMFにおける消費電 力を大幅に節減し得る。初期同期後のトラッキングにつ いては間欠的にマッチドフィルタMFを使用し、あるい は別個のDLL (delay-locked loop) を使用する。D LLを用いた場合は消費電力の点で有利であるが別個の 回路が必要になり、回路規模では不利である。初期同期 に際しては、マッチドフィルタ出力はフレーム同期等の ための回路121に入力され、この回路から符号生成、 制御のための回路122に与えられた信号に基づいて、 SC1~SC3の同期タイミングが設定される。スライ ディング相関器 S C 1 ~ S C 3 の出力はレーク合成その 他のための回路123に入力される。また、スライディ ング相関器は一般にデジタル回路で構成されるため、マ ッチドフィルタへの入力をデジタル化しておけば両者の*50

*整合性が良好となる。

10 [0047]

【発明の効果】前述のとおり、本発明に係るマッチドフィルタは、時系列のアナログ入力信号をA/D変換してデジタルデータとして保持し、1ビットの拡散符号とのデジタルデータ各ビットとの排他的論理和により乗算と等価な処理を行い、その後アナログ加算を行うので、低消費電力という特徴を保持しつつ回路規模を大幅に縮小し得るという優れた効果を有する。

【図面の簡単な説明】

【図1】 本発明のマッチドフィルタを用いたDS-C 20 DMAセルラシステムの信号受信装置の一実施の形態を 示すプロック図である。

【図2】 本発明に係るマッチドフィルタの一実施の形態を示すプロック図である。

【図3】 同2に示したマッチドフィルタにおける拡散符号のためのレジスタを示すブロック図である。

【図4】 図3における位相マルチプレクサの構成例を示すブロック図である。

【図5】 相関ピークのタイミングの重複を説明するための図である。

30 【図 6 】 図 2 に示したマッチドフィルタにおけるアナログ加算回路の一例を示すプロック図である。

【図7】 図2に示したマッチドフィルタにおけるアナログ加算回路の一構成例を示す図である。

【図8】 図7における反転増幅回路の構成例を示す回 路図である。

【図9】 排他的論理和回路の構成例を示す図である。

【図10】 排他的論理和回路の他の構成例を示す図である。

【図11】 本発明のマッチドフィルタの第2の実施の 形態の構成を示すブロック図である。

【図12】 本発明のマッチドフィルタの第3の実施の 形態の構成を示すブロック図である。

【図13】 図12に示した実施の形態における加算回路の構成例を示す回路図である。

【図14】 同12に示した実施の形態における小加算 回路の構成例を示す回路図である。

【図15】 アナログ加算器の他の構成例を示す回路図である。

【図16】 図15の加算器とともに用いられる加算器の構成例を示す回路図である。

【図17】 アナログ加算器の他の構成例を示す回路図

【図18】 図17に示したアナログ加算器におけるMOS差動増幅器の構成例を示す図である。

【図19】 本発明のDS-CDMAセルラシステム用信号受信装置の他の実施の形態を示すブロック図である。

【符号の説明】

1 検波器

である。

21、22 ローパスフィルタ

31、32 マッチドフィルタ

4 レベル検出回路

5 巡回積分回路

6 ピーク検出回路

7 制御部

71~71n、71R、9、9R 加算器

81~8M 反転増幅回路

81、82 サンプルホールド回路

9 同期検波回路

10 レーク合成回路

11 出力 I / F

121~123 回路

A/D A/D変換器

R11~R1n、R21~R2n レジスタ

SEL1~SELn セレクタ

XOR1~XORn 排他的論理和回路

*ADD、ADD2 加算回路

ADD2S1~ADD2Sn 小加算回路

CAL-REG1、CAL-REG2 演算レジスタ

22

INP-REG1、INP-REG2 入力レジスタ

PMUX1、PMUX2 位相マルチプレクサ

DMUX1~DMUXn データマルチプレクサ

MUX6 マルチプレクサ

SW61、SW62 スイッチ

 $C1\sim CM$, $C11\sim CN1$, $C12\sim CN2$, CIM

10 ~CNM、CP6、C911~C91n、C921~C 92n、CC1、CC2、C131~C13nキャパシ タンス

C1O、C20、Cf1~CfM、Cf、CF 帰還キャパシタンス

INV1~INV3、INV91、INV92 CMO Sインバータ

MR1、MR2 MOS抵抗

SFREG1、SFREGF2 シフトレジスタ

R11~RN1、R1~RN レジスタンス

20 Rf1、Rf 帰還レジスタンス・

SC1~SC3 スライディング相関器

DAMP MOS差動増幅器


T131~T134 トランジスタ

IS 定電流源


SWV 制御信号

* Vref 基準電圧


【図1】




【図4】




[図2]








【図7】








【図10】




X1	X2	Out
1	1	VH
1	0	Vref
0	1	Vref
0	0	VL

(b)


【図12】



【図11】



【図13】



【図14】

